欢迎来到尧图网

客户服务 关于我们

您的位置:首页 > 财经 > 产业 > 赛灵思 XCZU11EG-2FFVC1760I XilinxFPGAZynq UltraScale+ MPSoC EG

赛灵思 XCZU11EG-2FFVC1760I XilinxFPGAZynq UltraScale+ MPSoC EG

2025/5/13 1:57:12 来源:https://blog.csdn.net/2403_90082736/article/details/147747696  浏览:    关键词:赛灵思 XCZU11EG-2FFVC1760I XilinxFPGAZynq UltraScale+ MPSoC EG

XCZU11EG-2FFVC1760I 是 Zynq UltraScale+ MPSoC EG 系列中性能最强的器件之一,集成了四核 ARM Cortex-A53 应用处理器、双核 Cortex-R5 实时处理器与 Mali-400 MP2 GPU,并结合了 653,100 个逻辑单元与丰富的片上存储资源,可满足高性能计算、AI 加速和多协议通信需求 。该器件采用 1760-BALL FCBGA 封装,支持最高 1.3 GHz 的处理系统主频与最高 891 MHz 的 PL 最大切换频率,功耗通过多电源域和 PMU 细粒度管理。


芯片概览

  • 处理系统(PS)核心

    • 四核 ARM Cortex-A53(最高 1.5 GHz,含 NEON SIMD 与双精度 FPU)。

    • 双核 ARM Cortex-R5F(最高 600 MHz,可锁步或独立运行,满足 ISO 26262 安全需求)。

    • Mali-400 MP2 GPU(最高 667 MHz,支持 OpenGL ES 1.1/2.0 硬件加速)。

  • 可编程逻辑(PL)资源

    • 653,100 逻辑单元(LUT);597,120 触发器;9.1 Mb 分布式 RAM;21.1 Mb Block RAM;22.5 Mb UltraRAM;2,928 DSP 切片 。

    • 4 条 PL-PS GTR 收发器,支持最高 32 Gb/s 的高速串行协议(PCIe Gen4、100 GbE 等)。


时钟管理与功耗域

  • 时钟架构:PS 内置 5 个 PLL,独立配置 APU、RPU、DDR 控制器与 I/O 外设时钟域,FPD-AXI 最⾼ 600 MHz,PCAP 最⾼ 200 MHz 。

  • 功耗域:划分为全功耗域(FPD)、低功耗域(LPD)、电池域(BPD)及静态内存域,支持独立关断,电池域仅保留 RTC 与 BBRAM;PMU(Platform Management Unit)管理电源序列、时钟门控、错误报告与安全检测,并含 128 KB ECC RAM 与可选用户固件 。

  • 典型静态电流:在 VCCINT = 0.85 V 时,PS 核心域静态电流约 115 mA;PL Block RAM 域约 9 mA 。


安全与可信启动

  • 配置安全单元(CSU):集成安全处理器(SPB)与加密接口(CIB),支持 AES-GCM、SHA-3 等硬件加速,确保可编程逻辑与软件配置的完整性与保密性 。

  • 系统保护单元(SPU):提供运行时内存访问控制、外设隔离与安全违规复位,满足军工与汽车领域的安全等级要求 。

  • 多级启动:支持非安全与安全启动流程,PS 引导 PL 配置,可利用 eMMC、QSPI、SD 卡或 QSPI 闪存 。


存储与外设接口

  • 外部存储:支持 DDR4/DDR3/DDR3L/LPDDR4/LPDDR3(64 位),最高 1,866 MT/s;内置 256 KB ECC on-chip TCM 。

  • 高速外设

    • PCIe Gen1/2/3 (x1/x2/x4);SATA 3.1;USB 3.0/2.0 OTG;DisplayPort 1.2a 。

    • 1 GbE/10 GbE、CAN 2.0/FD、SPI、I²C、UART、SDIO、EBI/EMI 等通用接口

版权声明:

本网仅为发布的内容提供存储空间,不对发表、转载的内容提供任何形式的保证。凡本网注明“来源:XXX网络”的作品,均转载自其它媒体,著作权归作者所有,商业转载请联系作者获得授权,非商业转载请注明出处。

我们尊重并感谢每一位作者,均已注明文章来源和作者。如因作品内容、版权或其它问题,请及时与我们联系,联系邮箱:809451989@qq.com,投稿邮箱:809451989@qq.com

热搜词