今天给大家分享一个训练营项目远程协助案例。内容涉及一条timing path的data path和clock path优化以及如何根据时序timing来做clock tree的ECO。
数字IC设计实现之分段长clock tree典型案例（clock tree synthesis）
Q:老师，请问我这边跑完dmsa还有一些setup violation ，我看了对应path的hold slack还有120ps，工具没有继续修了，这部分如何手动修复呢?
从上面pt dmsa做完的报告看setup存在一些20ps左右的timing violation。学员认为这样的timing path有hold margin，工具正常应该要帮我们修掉才对。
https://alidocs.dingtalk.com/api/doc/transit?spaceId=5094368790&dentryId=66312813210&corpId=dingcd9df953ab4a15574ac5d6980864d335
我们知道PT DMSA默认只会帮我们修data path。所以当前有setup violation，那唯一它能做的就是把data path的delay变小。而想把delay变小，只有以下几个手段：
1）c
