【SOC 芯片设计 DFT 学习专栏 -- ATE 测试中 at-speed 测试】

Overview

本文将介绍：

• ATE 测试中的 at-speed 测试，
• 如何进行快慢时钟的切换，
• 为何要进行快慢时钟切换
• Launche clock和capture clock与Shift clock的区别

ATE (Automatic Test Equipment) 测试中 at-speed 测试

at-speed 测试 是指在目标芯片的设计运行频率下测试其功能或性能，主要用于检测芯片的动态故障，例如跨时钟域的传输问题、信号时序问题以及延迟相关缺陷。这与在较低速率（非运行频率下）进行的静态测试不同。

目标

• 验证芯片在其工作频率下是否能够正常运行。

• 发现可能存在的动态故障，如制造过程中的速度路径失效或信号冲突。

快慢时钟切换与原因

在ATE测试中，快慢时钟的切换是为了在测试中既可以：

• 利用慢时钟 （低频率）稳定加载测试数据，确保扫描链完整性。

• 利用快时钟 （目标工作频率）验证芯片实际运行时的动态时序行为。

切换方法
快慢时钟切换一般使用可编程的时钟信号源（来自ATE的Pattern Generator模块）。具体操作包括：

• 慢时钟 （Shift Clock）：用于扫描测试数据（Scan In/Out），确保在加载和观察期间没有时序问题。

• 快时钟 （Launch & Capture Clocks）：用于生成动态的跳变来激发速度相关故障。

典型步骤：

1. 以慢时钟加载测试向量。

2. 启动快时钟进行时序测试（一般是一次或两次边沿操作）。

3. 再次切换回慢时钟将捕获的数据移出进行验证。

为何需要切换快慢时钟？

• 慢时钟用途： 保证扫描数据加载和输出的可靠性，避免因时序约束导致误操作。

• 快时钟用途： 检测芯片在高频状态下潜在的时序或功能性缺陷。

• 切换快慢时钟可以综合两者的优势，既稳定又精准地完成测试。

Launch Clock 和 Capture Clock 的区别

在 at-speed 测试中，Launch Clock 和 Capture Clock 是两个关键概念，尤其在 Path Delay Testing 中：

• Launch Clock（启动时钟）： 触发信号的变化，启动时序路径中的信号传播。

• Capture Clock（捕获时钟）： 测量信号是否按照设计要求在预期时间内抵达目标寄存器。

例如：

• Launch Clock 的上升沿触发了某信号在寄存器输出端的跳变。

• Capture Clock 的下一个边沿在目标寄存器采样信号。如果采样成功，则路径通过；否则标记为时序失效。

Shift Clock 和 Launch/Capture Clocks 的区别

Shift Clock

• 通常是一个低频时钟。

• 用于控制扫描链中寄存器的数据移入或移出。

• 主要作用是将测试向量加载至设计内部，或者从内部寄存器移出响应结果。

Launch 和 Capture Clocks

• 是用于 at-speed 测试的高频时钟。

• Launch Clock： 用于产生信号切换，启动动态路径行为。

• Capture Clock： 用于采集路径中信号的延迟效果，进行故障判定。

• 它们通常在芯片运行的目标频率范围内操作。

小结

1. at-speed 测试通过模拟芯片真实运行环境来检测时序相关的动态故障。

2. 快慢时钟切换是因为测试加载和运行场景需求不同。

3. Launch 和 Capture Clocks 专注于动态路径测试，而 Shift Clock 主要用在扫描过程中加载或移出数据。