篇幅有限，本文详细源文件已打包 至个人主页资源，需要自取......
前言
DDS（直接数字合成）技术是先进的频率合成手段，在数字信号处理与硬件实现领域作用关键。它因低成本、低功耗、高分辨率以及快速转换时间等优点备受认可。
本文着重探究基于 FPGA 的简易 DDS 信号发生器设计原理与流程，同时给出 Verilog 代码实例。从原理剖析到具体实现步骤逐步深入，阐述如何利用 FPGA 技术与 DDS 技术相结合，实现信号发生器功能，为相关领域技术人员提供有价值的参考与借鉴。
一、DDS是什么？
DDS（Direct Digital Synthesizer，直接数字合成器）是一种数字合成技术，它利用数字方式生成模拟信号。
二、物理层
1.结构示意图
DDS基本结构主要由相位累加器、相位调制器、波形数据表ROM、D/A转换器等四大结构组成。DDS结构示意图，如下图所示
1.相位累加器（Phase Accumulator）
作为DDS的核心，相位累加器负责生成相位码，其输入为频率字输入，位宽通常用N表示。相位累加器的输出是连续累加的结果，用于控制信号的频率。
2.相位调制器（Phase Modulator）
接收相位累加器的输出，并加上相位偏移值P，用于实现信号的相位调制。
3.波形数据表ROM（Waveform ROM）
存储一个或多个周期的波形数据，如正弦波。ROM的地址由相位调制器的输出决定，从而读取相应的波形数据。
4.数模转换器（D/A Converter）
将波形数据表ROM输出的数字信号转换为模拟信号，即最终的输出信号CLK_OUT。
2.DDS工作原理
DDS信号发生器基本原理是通过查找表法读取ROM中存储的三角波，方波，锯齿波等数据，通过处理，能做到输出的波形频率和相位可调制，主要步骤如下:
1.系统时钟 CLK 为整个系统的工作时钟，频率为 fclk；
