-
Tclk1+Tco+Tdata <= Tclk + Tclk2 -Tsu
-
Slack = Tskew + Tclk - Tsu - Tdata - Tco
-
Skew时钟偏斜:时钟从源端口出发,到达目的寄存器和源寄存器的时间差值(Tclk2-Tclk1)
-
Tsu建立时间:目的寄存器自身的特性决定,在时钟上升沿到达其时钟接口时,其数据输入端(D)的数据必须提前Nns稳定下来,否则就无法确保数据正确存储
-
Tco输出延时时间:数据输出到Q端口的时间-时钟上升沿到达CLK端口时间
-
Tdata:组合逻辑的延迟,即数据从源寄存器Q端出发。到达目的寄存器D端的时间
-
Tclk1:时钟信号从时钟源端口出发,到达源寄存器端口的时间
-
Tclk2:时钟信号从时钟源端口出发,到达目标寄存器端口的时间
-
Tclk1+Tco+Tdata:数据到达时间
-
Tclk+Tclk2-Tsu:数据需求时间
-
Slack:数据需求时间和数据到达时间的差值,为正值时数据能被目标寄存器正确接收
FPGA时序分析和约束学习笔记(2、FPGA时序传输模型)
2025/9/3 13:21:18
来源:https://blog.csdn.net/qq_37812160/article/details/142711382
浏览:
次
关键词:FPGA时序分析和约束学习笔记(2、FPGA时序传输模型)
版权声明:
本网仅为发布的内容提供存储空间,不对发表、转载的内容提供任何形式的保证。凡本网注明“来源:XXX网络”的作品,均转载自其它媒体,著作权归作者所有,商业转载请联系作者获得授权,非商业转载请注明出处。
我们尊重并感谢每一位作者,均已注明文章来源和作者。如因作品内容、版权或其它问题,请及时与我们联系,联系邮箱:809451989@qq.com,投稿邮箱:809451989@qq.com