一、输出匹配电阻的核心作用
-
阻抗匹配
-
减少信号反射：当信号传输线阻抗（Z0）与负载阻抗不匹配时，会发生反射，导致波形畸变（如振铃、过冲）。
-
公式：反射系数Γ = (Z_L - Z0) / (Z_L + Z0)，Γ=0时完全匹配（Z_L=Z0）。
-
-
信号完整性优化
-
限制电流/电压摆幅：防止过高的驱动电流损坏接收端电路（如FPGA输入引脚）。
-
减缓边沿速率：降低高频噪声和EMI（电磁干扰），公式：
Tr ≈ 0.35 / BW（Tr为上升时间，BW为信号带宽）。
-
-
保护晶振输出级
限流作用：避免短路或过载导致晶振内部驱动电路损坏。
二、匹配电阻的选型方法
1. 根据信号类型选择电阻值
| 信号类型 | 典型匹配电阻 | 电路结构 |
|---|---|---|
| CMOS/TTL | 串联22Ω~100Ω（靠近晶振输出端） | 晶振 → 电阻 → 接收端 |
| LVDS | 差分终端100Ω（并联在接收端） | 晶振 → 差分线 → 100Ω → GND |
| HCSL | 50Ω下拉电阻（每端到地） | 晶振 → 50Ω → GND，接收端并联50Ω |
2. 传输线阻抗匹配
-
微带线阻抗公式：
Z0 ≈ (87 / √(ε_r + 1.41)) × ln(5.98H / (0.8W + T))
（H：介质厚度，W：线宽，T：铜厚，ε_r：介电常数） -
终端电阻选择：若传输线阻抗Z0=50Ω，则并联终端电阻R=Z0=50Ω。
3. 电流与功率计算
-
CMOS输出限流电阻：
R_series = (VOH - VIH) / I_OL
（VOH：晶振输出高电平，VIH：接收端高电平阈值，I_OL：晶振驱动电流）-
示例：VOH=3.3V，VIH=2.0V，I_OL=20mA → R_series=(3.3-2.0)/0.02=65Ω → 选68Ω。
-
-
电阻功率计算：
P = V² / R
*（示例：LVDS差分对Vdiff=350mV，R=100Ω → P=(0.35)^2/100=1.225mW，选0402封装即可）*
三、设计步骤与验证
1. 选型步骤
-
确定信号标准：查阅晶振数据手册，确认输出类型（如LVDS、CMOS）。
-
计算传输线阻抗：根据PCB叠层参数计算Z0，或直接采用50Ω/100Ω标准设计。
-
选择电阻值与封装：按信号类型和功率需求选择（如0603封装支持1/10W）。
-
仿真与实测：
-
使用SI工具（如HyperLynx）仿真信号完整性。
-
示波器实测信号边沿、过冲和振铃，调整电阻值。
-
2. 常见问题与调整
-
过冲过大：增加串联电阻（如从22Ω→47Ω）或并联终端电阻。
-
边沿过缓：减小串联电阻（如从100Ω→50Ω）或缩短走线长度。
-
EMI超标：在电阻旁并联小电容（如2.2pF）滤除高频噪声。
四、实际应用案例
案例1：LVDS输出有源晶振（100MHz）
-
晶振型号：SiT9121（LVDS输出，100Ω差分阻抗）。
-
匹配设计：
-
差分线对并联100Ω电阻（精度1%）。
-
走线阻抗控制为100Ω（线宽0.15mm，间距0.2mm，FR4介质厚0.2mm）。
-
-
实测结果：眼图张开度良好，抖动<5ps。
案例2：CMOS输出有源晶振（25MHz）
-
晶振型号：EPSON SG-8101（3.3V CMOS输出，驱动能力8mA）。
-
匹配设计：
-
串联33Ω电阻（抑制过冲），靠近晶振输出端。
-
接收端并联10pF电容（滤除高频噪声）。
-
-
实测结果：上升时间2ns，无振铃。
五、注意事项
-
遵循数据手册：部分晶振要求特定匹配电阻（如HCSL需50Ω下拉）。
-
电阻精度：高频场景选1%精度电阻，降低阻抗失配风险。
-
布局优化：
-
匹配电阻尽量靠近接收端（LVDS）或晶振输出端（CMOS）。
-
避免电阻下方走线，减少寄生电容。
-
-
热设计：大功率电阻（如>100mW）需分散布局或增加散热孔。
六、总结
有源晶振输出匹配电阻的选择需综合考虑信号类型、传输线阻抗、功率和信号完整性：
-
LVDS/高速信号：严格阻抗匹配，优先差分终端。
-
CMOS/通用信号：串联电阻优化边沿，抑制EMI。
-
验证手段：仿真结合实测，确保波形质量。
设计箴言：
“匹配电阻两头顾，阻抗信号要同步；
高速差分百欧并，CMOS串阻波形护。”
注：具体设计需参考晶振厂商数据手册，并通过实际测试验证信号质量。
