欢迎来到尧图网

客户服务 关于我们

您的位置:首页 > 健康 > 养生 > Xilinx高速接口之GTP

Xilinx高速接口之GTP

2025/1/19 15:06:13 来源:https://blog.csdn.net/q1594/article/details/141569131  浏览:    关键词:Xilinx高速接口之GTP

简介

开坑计划中,主要参考ug482
主要讲解结构以及原语
以及时钟路由和一些其他的
GTP_COMMON还好,需要设置的不多,原语也短,
GTP_CHANNEL需要设置的东西真多,原语也长
还好有官方参考例程以及自动生成的原语例化
不然人没了
如果不更新就把这篇删了
基本都是翻译,本来想挑重点讲,但是重点基本都在前两章。我都看的差不多了,现在先更新后面的。
就介

tx通道结构

  每个收发器通道都有一个独立的发射机,由PCS和PMA组成,
在这里插入图片描述
  GTP中tx通道的关键元器件有:
    FPGA的TX接口;
    8b/10b编码;
    

FPGA TX Interface

  TX Interface是FPGA与GTP收发器的接口,用户通过TXUSECLK2的时钟上升沿将数据写入,用户端口数据宽度可以配置成两个或者四个字节,实际宽度取决于TX_DATA_width属性和TX8B10BEN端口设置。端口宽度可以为16、20、32和40位,接口处的时钟(TXUSECLK)的速率由TX线速率、TXDATA端口宽度以及是否启用8B/10B编码决定。

版权声明:

本网仅为发布的内容提供存储空间,不对发表、转载的内容提供任何形式的保证。凡本网注明“来源:XXX网络”的作品,均转载自其它媒体,著作权归作者所有,商业转载请联系作者获得授权,非商业转载请注明出处。

我们尊重并感谢每一位作者,均已注明文章来源和作者。如因作品内容、版权或其它问题,请及时与我们联系,联系邮箱:809451989@qq.com,投稿邮箱:809451989@qq.com