Cadence学习笔记之---PCB电气规则约束设置、层叠设置

01 | 引言

02 | 环境描述

03 | PCB电气规则约束设置

04 | PCB叠层设置

05 | 结语

01 | 引言

在上一篇文章中我们了解了如何导入PCB板框、自行画制PCB板框，以及怎样导入网表，但此时还不能进行布局布线，还需要做一些重要的前期工作；

本篇小记的内容主要讲述如何设置PCB电气规则约束，怎样设置叠层；

上一期参考文章：

《Cadence学习笔记之---导入PCB板框、网表》；

02 | 环境描述

操作系统：Win 11；

软件版本：Allegro Cadence 17.4 (备注：已打补丁)；

软件配置：默认设置； (备注：无安装任何插件)；

03 | PCB电气规则约束设置

在设置规则之前，简单的描述一下PCB电气规则约束的作用：

电气规则是用来约束我们进行PCB布局、布线的规则，不满足规则的设计行为，轻则会导致制板厂在现有工艺的条件下无法加工，重则PCB板批量报废！

那么电气规则约束的依据是什么？

· 制版厂提供的工艺条件；(如钻孔最小为0.15mm等)

· 现在的设计要求；(如差分信号线等长)

现在，我们开始设置PCB的电气约束：

<1>、<2>、按照顺序操作，打开约束规则管理器；

<1>、电气规则约束；(设置电气约束，如差分对等，就是在这里设置)

<2>、物理规则约束；(设置物理约束，如线宽、过孔规格)

<3>、间距规则约束；(设置间距约束，如线与线的间距、线与过孔的间距等)

<4>、设置网络与网络之间的间距规则约束；

<5>、装配规则约束；(这个一般极少用到，保持默认即可)

<6>、叠层规则约束；(这里只需保持默认即可)

<7>、元件或网络属性；(同样，保持默认即可)

<8>、DRC错误信息显示；(一般是全开，不需要额外设置)

上述的规则看着很多，实际上使用最频繁的是<1>、<2>、<3>；

下面开始进行电气规则约束设置：

<1>、<2>、按照操作顺序，打开电气规则约束；

<3>、打开后，所有的电气网络都会在这里显示；

<1>、找到需要设置为差分对的网络；(如这里的USB数据线)

<2>、选择创建；

<3>、选择差分对类型；(如果是DDR那就需要选择网络组)

<1>、输入差分对的名称；

<2>、选择创建；

<1>、差分对创建成功后，会在电气网络的顶部显示已创建好的差分对；

至此电气约束设置完成，电气约束的主要作用是用来设置差分对或网络组，其它项一般情况下，保持默认参数即可。

接下来是物理规则约束设置：

<1>、<2>、按照操作顺序打开物理规则约束，选择所有层；

<3>、这里的DEFAULT指的是，如果我们没有给网络单独设置约束的情况下，会统一按照DEFAULT参数设置规格约束，即全局约束；

<4>、设置最小线宽、最大线宽；(只需要在DEFAULT一栏中设置好参数，下面各层会自动更新)；

<1>、向右拉至过孔设置，双击打开；

<2>、选择我们需要的过孔，需要用哪些类型的过孔，双击可选中；

<3>、选中后的过孔会在此处显示，如果需要移除，单击并选择Remove即可；操作完成后，点击OK即可保存；

<1>、设置成功后，会在过孔框内显示我们选择的过孔规格，在布线时就可以选择想要的规格过孔进行设计；

至此物理规则约束的设置重要部分已经演示完，在物理规则中需要我们必须设置的是线宽以及所需的过孔，其它项可根据需要再行设置。

接着再就是间距规则约束设置：

<1>、<2>、选择间距规则，选择所有层；

<3>、这个小三角可以进行展开或收缩；(如果收缩，只显示AII这一栏，如果展开则会显示全部，如线到线、线到过孔)

<4>、标题栏中表示当前主要设置的是线到各元素的间距；(如Line To Line表示的就是线到线的间距)

<5>、只需要设置DEFAULT中的参数，下面各层则都会进行同步设置，如果想要单独设置，则修改对应项的参数即可；